PATENT ABSTRACTS OF JAPAN

N

(11)Publication number:

58-153372

(43)Date of publication of application: 12.09.1983

(51)Int.Cl.

H01L 29/78 G11C 11/40

(21)Application number : 57-035685

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

05.03.1982

(72)Inventor: RAI YASUKI


KITAMURA YUJI NAKAMU ICHIRO

(54) MANUFACTURE OF SEMICONDUCTOR NON-VOLATILE MEMORY

(57)Abstract:

PURPOSE: To enable to erase informations at a low voltage when a first insulating film, a floating gate, a second insulating film and a control gate are to be provided on a semiconductor substrate to from the non-volatile memory by a method wherein the floating gate to be adhered on the first insulating film is formed of a high melting point metal, and a heat treatment is performed to convert the surface into an oxide.

CONSTITUTION: A source region 2 and a drain region 3 are formed by diffusion on the semiconductor substrate 1, the gate oxide film 4 whose edge parts are extended on the respective regions is provided between them, and the floating gate 5 consisting of Mo being smaller size than the film 4 is adhered thereon. Then the heat



treatment is performed in an oxidizing atmosphere to convert the surface layer of the gate 5 into MoO, MoO2, etc., the exposed surface thereof is surrounded with the Si3N4 film 6, and the control gate 7 is fixed thereon. After then, an insulating film is adhered on the part other than the part mentioned above, windows are opened, and electrodes are adhered on the regions 2, 3. Accordingly the necessary voltage for erasing can be reduced, stress to be applied to the film 4 is also reduced, and the number of times of write/erase can be increased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(JP) 日本国特許庁 (JP)

⑩公開特許公報(A)

昭58-153372

(1) Int. Cl.³
 H 01 L 29/78
 G 11 C 11/40

識別記号

庁内整理番号 7514—5 F 砂公開 昭和58年(1983)9月12日

1 0 1 6549—5 B

発明の数 1 審査請求 未請求

(全 3 頁)

図半導体不揮発性メモリの製造方法

②特

頁 昭57—35685

@出

額 昭57(1982)3月5日

⑩発 明 者 頼泰樹

守口市京阪本通2丁目18番地三

洋電機株式会社内

⑫発 明 者 北村裕二

守口市京阪本通2丁目18番地三 洋電機株式会社内

仰発 明 者 中務一郎

守口市京阪本通2丁目18番地三

洋電機株式会社内

⑪出 願 人 三洋電機株式会社

守口市京阪本通2丁目18番地

個代 理 人 弁理士 佐野静夫

1. 発明の名称

半導体不揮発性メモリの製造方法

2. 特許請求の範囲

1) 半導体基板一部1の絶像膜-フローテイングゲート-第2の絶機膜-制御ゲート、の構成から成るフローテイングゲート型の半導体不揮発性メモリの製造方法に於て、高融点金属材料から成るフローテイングゲートを第1の絶線膜上に被着した状、酸化雰囲気中で無処理する事に依つてフローテイングゲートの表面に高融点金属の限化物を形成し、然る後、第2の絶象膜を設ける事を特徴とした不揮発性メモリの製造方法。

3. 発明の詳細な説明

本発明は、半導体基板-第1の絶数膜-フローティングゲート-第2の絶縁膜-制御ゲート、の構成を有するフローティングゲート型の半導体不揮発性メモリの製造方法に関する。

フローテイングゲート型の半導体不揮発性メモ リに於けるフローテイングゲートとしては現在多 結晶シリコンが多用されており、その他に白金、モリプテン、チタン、タングステン等の高融点金属(Refrectory Metal)が用いられている。

斯る構成の不揮発性メモリに対する情報の書き 込みは、ドレインに25∀程度の逆パイアス電圧を 印加する事に依りドレインと基板との間の PN接 合でアパランシエ破譲を発生せしめ、その時生じ たホツトエレクトロンをフローテインググートに 若積する事に依り行う。一方斯様にして書き込ま れた情報を前去するには二種類の方法があり、そ の一方は上記した客を込みとは逆にフローテイン グゲートにホールを注入する事に依り行うもので、 他方は制御ゲートに−25♥前後の電圧を印加し、 その電位によりフローテイングゲート中の電子を 追い出すものである。ところが後者の方法に依る とフローティングゲート中の電子を制御ゲートへ の印加電圧に依り無理に迫い出すのでフローティ ングゲート下の第1の絶轍層に大きなストレスが 掛り、書き込み/消去回数を多くする事は出来な

2/22/05, EAST Version: 2.0.1.4

本発明はこのような欠点に能みて為されたもの であつて、フローテイングゲートに簡単な処理を 施す事に依つて低電圧で情報の前去を可能とした ものである。

第1図は本発明に係るフローテイングゲートに係るフローテイングゲートに係るフローテイングゲートに係るフローテイングゲートに係るフローテイングゲートに発起半導体基板、例えば10円に設けられたレリンを表して、(2)(3)はこのN型を扱いしたのフロス、ドレイン、(4)はこのフロスにはできされた。第1のサンシス、ドレイン、(4)はこのではできます。10円では、例えば200~10円ででは、10円ででは、上記したのでは、10円である。(5)はこのでは、上記したのでは、10円である。(5)はこのでは、10円では

第2図はドレイン(3)に印加する智を込み電圧(V V)とメモリ素子の関値電圧(Vth)との関係、並び に制御ゲート(7)に印加する消去電圧(VB)とメモリ

を施す事に依つて、モリブデンから成るフローテ イングタート(5) 表面にモリブデンの酸化膜(M₀o、 M₀o_a) が形成される_o

引き被いて強化酸(6)を850Åの厚みに形成し、 その適化製(6)上に制御ゲート(7)を設けるととろは 従来工程と同じである。

このようにモリプデンから成るフローテイング
ゲート(5) に対して熱処理を施すと消去時に制御ゲート(7)に印加する必要消去電圧(Vm)が低骨圧側に変化する。そしてその変化状態は斯る熱処理時間に大きく依存している。第3 図に熱処理時間と、消去時の臨界点との関係曲線を示しており、熱処理をしない場合の臨界点が-19 Vであつたものが1分30 秒間の処理の結果、-14 Vに下がつている事がわかる。1分30 秒間以上処理を44続すると再び降界点は上昇している。尚、この第3 図に参考すでにこのような熱処理の結果、書き込み時の臨界点の変化を破線で示したが、殆ど変化していたが事が理解されるであろう。

このように1分30秒間の熱処理を施したメモ

特開昭58-153372(2)

素子の関値電圧(Vth)との関係を示しており、書き込み、消去、両電圧(Vw)(VE)が等しい場合の例示である。

関値電圧が (-7V) のメモリ素子のドレイン(3)に書き込みな圧 (VW)=-29V を印加すると、その関値常圧 (Vth) は直線(A) 並びに(3) の軌跡を経て (+9V) になり、情報の書き込みが行われる。尚、関値常圧 (Vth) が負から正に変化する臨界点は (-17V) である。

このように情報が書き込まれて関値電圧(∇ th) が(+9 ∇)にあるメモリ家子の制御ゲート(7)に消去電圧(∇ E) =-29 ∇ を印加すると、その閾値電圧(∇ th) は傾線(CID) を経て(-7 ∇)になり、消去される。尚、この消去時の臨界点は(-19 ∇)であつた。

次に本発明の詳細を収明する。ソース、ドレイン(2)(3)を形成した基板(1)表面に約200Åの酸化膜(4)を形成し、肢酸化膜(4)上にモリプデンを1500Å程度の厚みにCVDするところまでは従来通りの工程である。この状態でメモリ素子を大気中で420℃のホットプレート(AM81000)上に贈く無処理

リボ子の消去時の関信賞圧の変化を第2図の破線 図で示している。との破線圏から明らかな如く、 麻界点は-14Vに下つており、また-17Vを印加するだけで、熱処理を施していない現存メモリ素子 で於て-29Vを印加して消去したと、同様の消去処理が行える。

従つて前去時に制御ゲートに印加する必要のある前去電圧が低いもので良いので酸化腫(4)に発生するストレスはその前去電圧に応じて少くなり、 等き込み/消去回数の制限を実質的に解除する事が出来る。


モリブデンから成るフローテイングゲートにとのような熱処理を施丁事に依つて済去電圧を低下せしめる事の出来る理由は不明であるが、発明者等は電子のエミッション効果が酸化モリブデンに依り助長されるのではないかと考えている。

本発明は以上の説明から明らかな如く、高融点 金属材料から成るフローテイングゲートに酸化雰 囲気中で熱処理を施す事に依つてフローティング ゲートの表面に高融点金属の酸化物を形成してい るので、情去時に必要とする電圧を低減せしめる 事が出来、第1の絶縁膜に掛るストレスを減少せ しめ得、書き込み/構去回数を増やす事が出来る。 4. 図面の簡単な説明

第1回はフローテイングゲート型不揮発性メモリの断面図、第2回は書き込み、消去時の関係線図、第3回は無処理時間と書き込み、消去電圧との関係曲線図であつて、(1)は基板、(2)(3)はソース、ドレイン、(4)(6)は絶縁膜、(5)はフローテイングゲート、(7)は制御ゲート、を夫々示している。

California (1972)

出職人 三洋電機株式会社 小原的 代理人 弁理士 佐 野 静 夫尼尔



2/22/05, EAST Version: 2.0.1.4